ผลิตชิประดับ 1.4 nm ได้โดยไม่ต้องพึ่งเทคโนโลยีตะวันตก

Huawei กลายเป็นประเด็นร้อนในวงการเซมิคอนดักเตอร์อีกครั้ง หลังมีรายงานว่าบริษัทตั้งเป้าพัฒนาชิปประสิทธิภาพสูงให้มีความหนาแน่นของทรานซิสเตอร์ในระดับ “เทียบเท่า 1.4nm” ได้ภายในปี 2031 แม้ยังไม่สามารถผลิตชิปบนกระบวนการ 1.4nm ได้จริง

.

โดยแนวคิดนี้ถูกนำเสนอในงาน IEEE ISCAS 2026 ผ่านเทคนิค “Time Scaling” หรือการย่อเวลาในการส่งสัญญาณภายในชิป ภายใต้ชื่อ “Tau Scaling Law”

.

โดยประเด็นสำคัญคือตัวเลข 1.4nm ในที่นี้ไม่ได้หมายความว่า Huawei ผลิตชิป 1.4nm สำเร็จแล้ว แต่เป็นการอ้างถึงระดับความหนาแน่นหรือประสิทธิภาพที่ “เทียบเท่า” กับชิปบนโหนด 1.4nm ผ่านการออกแบบสถาปัตยกรรม วงจร และระบบเชื่อมต่อใหม่ แทนการพึ่งพาการย่อขนาดทรานซิสเตอร์เพียงอย่างเดียว

.

He Tingbo ประธานของ Huawei ระบุว่า ตลอดหลายสิบปีที่ผ่านมา อุตสาหกรรมเซมิคอนดักเตอร์พึ่งพาแนวทาง “Geometric Scaling” หรือการย่อขนาดทรานซิสเตอร์ให้เล็กลงเรื่อย ๆ เพื่อเพิ่มจำนวนทรานซิสเตอร์ ลดการใช้พลังงาน และเพิ่มประสิทธิภาพของชิป

.

แต่เมื่อเทคโนโลยีเข้าสู่ระดับ 3nm หรือต่ำกว่าเดิม ต้นทุนการผลิตและข้อจำกัดทางกายภาพก็เพิ่มสูงขึ้นอย่างมาก โดยเฉพาะการต้องพึ่งพาเครื่อง EUV รุ่นใหม่ที่จีนยังเข้าถึงได้ยากจากมาตรการคว่ำบาตรของสหรัฐฯ

.

Huawei จึงเสนอแนวคิดใหม่ที่เรียกว่า “Time Scaling” หรือ “Tau Scaling Law” ซึ่งเปลี่ยนจากการเน้นย่อขนาดทรานซิสเตอร์ มาเป็นการลด “เวลาหน่วง” ของสัญญาณภายในชิปแทน

.

หลักการดังกล่าวอิงจากสมการ t = R x C โดย t คือค่าหน่วงเวลา, R คือความต้านทานของการเชื่อมต่อภายในชิป และ C คือค่าความจุไฟฟ้าแฝง หากลดค่า R และ C ลงได้ สัญญาณก็จะเดินทางได้เร็วขึ้น ส่งผลให้ประสิทธิภาพโดยรวมดีขึ้น แม้ไม่ได้ใช้กระบวนการผลิตที่เล็กที่สุดก็ตาม

.

แนวคิดนี้ครอบคลุมหลายระดับ ตั้งแต่การลดความต้านทานของทรานซิสเตอร์ การใช้เทคนิค “Logic Folding” เพื่อจัดวางวงจรให้เส้นทางสัญญาณสั้นลง ไปจนถึงการออกแบบซอฟต์แวร์ สถาปัตยกรรม และฮาร์ดแวร์ร่วมกัน รวมถึงการใช้ “Unified Bus” เพื่อลด latency ระหว่างหน่วยประมวลผลและหน่วยความจำ

.

Huawei อ้างว่าในช่วง 6 ปีที่ผ่านมา บริษัทได้ออกแบบและผลิตชิปตามแนวคิด Tau Scaling Law ไปแล้ว 381 รุ่น ครอบคลุมทั้งสมาร์ตโฟนและงาน AI ขณะที่ชิป Kirin รุ่นใหม่ที่คาดว่าจะเปิดตัวปลายปี 2026 จะเป็นรุ่นแรกที่ใช้เทคนิค Logic Folding แบบเต็มรูปแบบ

.

โดยบริษัทระบุว่าจะเพิ่มความหนาแน่นของทรานซิสเตอร์ได้ 53.5% แตะระดับ 238 ล้านทรานซิสเตอร์ต่อตารางมิลลิเมตร เพิ่มประสิทธิภาพต่อพลังงาน 40% และดันความเร็วสัญญาณนาฬิกาสูงสุดเป็น 3.1GHz

.

อย่างไรก็ตาม Huawei ย้ำว่าคำว่า “เทียบเท่า 1.4nm” เป็นการเปรียบเทียบด้านประสิทธิภาพและความหนาแน่นของทรานซิสเตอร์ ไม่ได้หมายความว่าบริษัทสามารถผลิตชิปบนกระบวนการ 1.4nm ได้จริง แต่สะท้อนความพยายามในการใช้การออกแบบสถาปัตยกรรมและระบบเพื่อชดเชยข้อจำกัดด้านเทคโนโลยีการผลิตชิปขั้นสูงของจีนในอนาคต

.

ที่มา : Huawei, reuters

#ไอทีน่ารู้ #ข่าวไอที #รวมเรื่องไอที #ไอที