It produces 1.4 nm-level chips without relying on Western technology.
Huawei has once again become a hot topic in the semiconductor industry. The latter is reported that the company aims to develop high-performance chips to a "1.4nm equivalent" level of transistor density by 2031, despite not yet being able to actually produce 1.4nm chips on the process.
.
This idea was presented at IEEE ISCAS 2026 through the "Time Scaling" technique, or abbreviation of transmission time within a chip, under the name "Tau Scaling Law."
.
By the way, the key point is that the 1.4nm figure here does not mean that Huawei has successfully produced 1.4nm chips, but rather refers to the "equivalent" level of density or performance to 1.4nm on-node chips through the design of new architectures, circuits and docking systems, instead relying solely on transistor miniaturization.
.
According to He Tingbo, president of Huawei, over the decades, the semiconductor industry has relied on the "Geometric Scaling" approach, or shrinking of transistors to increase transistors, reduce power consumption, and increase chip efficiency.
.
But as the technology hit the 3nm level or below, production costs and physical constraints soared dramatically, specifically relying on newer EUV machines that China still has difficult access from U.S. sanctions.
.
Huawei proposed a new concept called "Time Scaling," or "Tau Scaling Law," which changed from emphasizing transistor miniaturization to reducing the "delay time" of the signal inside the chip.
.
The principle is based on the equation t = R x C, where t is the delay, R is the resistance of the connection inside the chip, and C is the latent electrical capacity. If R and C are reduced, the signal travels faster, resulting in better overall performance, even without using the smallest manufacturing process.
.
The concept spans many levels, from reducing transistor resistance, using the "Logic Folding" technique to align circuits to shorten signal paths, to designing software, architecture and hardware together, including using the "Unified Bus" to reduce latency between processing units and memory.
.
Huawei claims that over the past 6 years, it has already designed and manufactured 381 Tau Scaling Law concept-based chips, covering both smartphone and AI work, while the new generation of Kirin chips expected to be launched by the end of 2026 will be the first to use the full Logic Folding technique.
.
It says it will increase transistor density by 53.5%, reach 238 million transistors per square millimeter, increase efficiency per power by 40% and push the maximum clock speed to 3.1GHz.
.
However, Huawei reiterates that the term "1.4nm equivalent" is a comparison of the performance and density aspects of transistors. It does not mean that the company can actually produce 1.4nm chips on the process, but rather reflects efforts to use architecture and system design to offset future Chinese advanced chip manufacturing technology constraints.
.
Source: Huawei, reuters
จากประสบการณ์การติดตามข่าวสารวงการเทคโนโลยีเซมิคอนดักเตอร์ ผมมองว่าแนวคิด Time Scaling หรือ Tau Scaling Law ของ Huawei ถือว่าเป็นวิวัฒนาการที่น่าสนใจมาก เพราะในอดีตการพัฒนาชิปส่วนใหญ่จะเน้นการย่อขนาดทรานซิสเตอร์ (Geometric Scaling) เพื่อลดขนาดชิปและเพิ่มประสิทธิภาพ แต่เมื่อเทคโนโลยีการผลิตเข้าสู่ระดับ 3nm หรือต่ำกว่านั้น ปัญหาด้านต้นทุนและข้อจำกัดทางกายภาพทำให้ยากที่จะทำต่อได้ง่ายๆ แนวคิดใหม่ของ Huawei คือการลดเวลาหน่วง (latency) ของสัญญาณภายในชิปแทน ด้วยการลดความต้านทาน (R) และความจุไฟฟ้าแฝง (C) ภายในวงจรตามหลักสมการ t = R x C ทำให้สัญญาณเดินทางได้เร็วขึ้น ส่งผลให้ชิปมีประสิทธิภาพสูงขึ้นโดยไม่จำเป็นต้องใช้เทคโนโลยี EUV ขั้นสูงที่มีข้อจำกัดทางการเข้าถึงในจีน การใช้เทคนิค Logic Folding และ Unified Bus เพื่อลดเส้นทางสัญญาณและ latency ระหว่างหน่วยประมวลผลกับหน่วยความจำ ก็เป็นแนวทางที่ช่วยให้ระบบทำงานได้ลื่นไหลและทรงพลังขึ้น จากการที่ Huawei อ้างว่าได้ออกแบบชิปตามแนวคิดนี้มาถึง 381 รุ่นแล้ว ถือว่ามีการทดสอบและใช้งานจริงอย่างต่อเนื่อง ก่อนที่จะนำมาใช้อย่างเต็มรูปแบบในชิป Kirin รุ่นใหม่ที่น่าจะเปิดตัวในปี 2026 สำหรับผู้ที่สนใจในวงการไอทีและชิปประมวลผล การที่ Huawei สามารถพลิกวิกฤติการเข้าถึงเทคโนโลยีการผลิตล้ำสมัยด้วยการคิดค้นแนวทางใหม่นี้ ถือเป็นบทเรียนที่สะท้อนให้เห็นว่าการพัฒนาฮาร์ดแวร์ไม่จำเป็นต้องมุ่งเน้นแค่การลดขนาดเท่านั้น แต่ยังมีมุมมองด้านการออกแบบสถาปัตยกรรมและระบบที่สามารถยกระดับประสิทธิภาพได้เช่นกัน ด้วยความสามารถนี้เอง ผมเชื่อว่าอนาคตของเซมิคอนดักเตอร์จีนอาจจะมีความแข็งแกร่งและน่าสนใจยิ่งขึ้น โดยเฉพาะในยุคที่ข้อจำกัดด้านเทคโนโลยีและมาตรการคว่ำบาตรเป็นอุปสรรคสำคัญ การมุ่งเน้นด้านสถาปัตยกรรมและการออกแบบระบบเช่นนี้นับว่าเป็นวิธีที่ชาญฉลาดและเหมาะสมที่จะก้าวผ่านความท้าทายเหล่านั้นได้อย่างมีประสิทธิผล
